Читайте данную работу прямо на сайте или скачайте

Скачайте в формате документа WORD


Цифровые ЭВМ

Мнстерство освти кра

Днпропетровський Нацональний нверситет

Радофзичний факультет

Кафедра ЭОМ

Курсовий проект

по курсу Цифров ЭОМ

Виконав:

ст. гр. Р

-97-1

Орлов С.А.

Переврив:

стушкн В. Ф.

Днпропетровськ

2


ЗМ

СТ

1. Вступ

2. Завдання

3. Структура мкро-ЕОМ

4. Функцональна схема микро-ЕОМ

4.1 Арифметико-логчний пристрй

4.2 Блок мкропрограмного правлння

4.3 Блок обробки запитв переривань

4.4 Блок внутршньо

4.5 Оперативна пам'ять

5. Розробка мкропрограми

5.1 Команда HER

5.2 Команда SE

6. Розрахункова частина

7. Висновок

Додатки:

1.           Структурна схема

2.           Таблиц мкрокоманд

3.           Схема БОД

4.           Схема БПП

5.           Схема БМУ

6.           Схема ОЗП

7.           Схема БВС

Прийнят у про

кт скорочення та термни

Список тератури


1. ВСТУП

У курсовому проект необхдно розробити ЕОМ, що склада

ться з процесора (П), оперативного запам'ятовуючого пристрою (ОЗП), постйного запам'ятовуючого пристрою (ПЗП), зовншнх пристро

Розроблена ЕОМ повинна моделювати систему команд ЕС ЕОМ.

Детальна розробка команд припуска

складання алгоритму виконання команди в точност вдповдност з ? реалзацúю в ЕС ЕОМ, складання по йому мкропрограми виконання команди як у символчно

2. Вибр завдання

Номер залково

0011 1010 0

a b c

Звдси вс необхдн числа для вибору завдання представлен в таблиц 1.

Таблиця 1.

a1

a2

a3

a4

b1

b2

b3

b4

c1

c2

c3

C4

0

0

1

1

1

0

1

0

1

1

1

0

Требуеться розробити мкроЭОМ з слдуючими характеристиками :

     серя мкросхем 1804;

     довжина ячейки пам`яти й разрядность МП - 64 бт;

    

мнсть ОП 256 Кбайт;

     число зовншнх пристро

     мкросхеми ОЗП 54РУ2;

     мкросхеми ППЗП 55РТ6;

     реалзаця машинних команд SE, HER.


3. Cтруктурна схема мкро-ЕОМ

Структурна схема приведена на рисунку в додатку 1. Мкро_ЕОМ склада

ться з слдуючих елементв:

        операцйоний пристрй (ОП);

        блок микропрограмного правлння (БМУ);

        блок приоритетв переривань (БПП);

        блок синхронзацÿ (БС);

        схема обмну нформацÿ (СО

);

        оперативний запам`ятовуючий пристрй (ОЗП);

        зовншн пристро

Структурна схема мкро-ЕОМ представля

загальний принцип роботи вс㺿 мкро-ЕОМ.

ОП виповню

обробку данних, поступаючих до нього, забезпечу

збергання та видачу признакв результатв, отриманих в ОП, формування слова стану.

БМУ забеспечу

прийняття виконувано

БПП забеспечу

прийняття запросв вд зовншнх пристро

В ОЗП збергаються команди, як необхдно виконувати на данй мкро-ЕОМ, причому записан у систем ЕС ЕОМ, систему команд яко

БС забеспечу

с схеми ЕОМ стабльними тактовими послдовностями, формру

машинн цикли для Б

С.

В загальному вид мкро ЕОМ функцону

слдуючим образом: Виконувана команда зчиту

ться з ОЗП та попада

на БМУ. БМУ преобразу

код команди та почина

виконання мкропрограми обробки подано

4. Функцональна схема микро-ЕОМ

4.1 Арифметико логчний пристрй

рифметико-логчний пристрй (АЛП) призначено для виконання арифметичних логчних операцй, операнди для яких або безпосередньо надходять з шини даних (ШД), або читаються з внутршнього ре

стрового запам'ятовуючого пристрою (РЗП) АЛП, адреса для який надходить з ШД. АЛП мстить:

     шстнадцять центральних процесорних елемента (ЦПЕ) К180ВР2;

     контролер станв К180ВР2;

     схема прискореного переносу К180ВР1;

Б

С К180ВР2 явля

собою 4-розрядну нарощувану мкропроцесорну секцю (МПС) з пдвищеними алгоритмчними можливостями й орúнтована на обробку складних арифметичних алгоритмв. Володючи секционированной структурою, даний ЦПЕ дозволя

за рахунок об'

днання деклькох Б

С будувати процесори (чи АЛП) довльно

Дана МПС керу

ться кодом мкрокоманди, поданим на входи I0-I8, у залежност вд значення якого Б

С вибира

джерела операндв, виконувану над ними операцю приймач результату ц㺿 операцÿ.

Б

С К180ВР2 призначена для замикання даних навколо МПС К180ВР2 при побудов АЛП мкро-ЕОМ, забезпечуючи також функцÿ регстра стану формрователя сигналу переносу.

Пд впливом зовншнх сигналв правлння дана Б

С форму

сигнали для органзацÿ зрушень переносв в АЛП, також, обробляючи ознаки стану, що надходять з АЛП блоку обробки даних:

     перенос (C);

     нульовий результат (Z);

     знак результату (N);

     переповнення (OVR),

форму

сигнал мови для органзацÿ розгалужень як у програмах, так в мкропрограмах.

Для порвняння двох чисел необхдно подать ц числа на АЛП, органзувати

4.2 Блок мкропрограмного правлння

Блок мкропрограмного управлння використову

ться для правлння послдовнстю мкрокоманд та мстить в соб:

     регстр команд (РгК) на К180ИР2;

     дешифратор начально

     формувач адреси мкропрограми К180ВУ4;

     пам`ять мкропрограм (ПМП) на баз семи Б

С К55РТ6;

     регстр мкрокоманд (РгМК) на баз 7 Б

С К180ИР2;

     мультиплексор для вибору сточнику переривання.

Б

С К180ВУ4 представля з себе 12-розрядну схему

Керування адресом мкрокоманди та призначена для формуваннядреси ПЗП мкрокоманд

мнстю до Кслв в состав пристро

     отримування наступно

     многократний пвтор одного й того ж адреса;

     мовний чи безумовний перехд до адреси, поданому чи з внутршнх сточникв, чи з вхдно

     мовний чи безумовний перехд до подпрограми;

     Органзаця циклв.

Пд впливом зовншнх сигналв керування Б

С форму

послдовнсть адресв, як поступають на пам`ять микропрограм. Послдовност адресв кожного разу будуть отвчати послдовност мкрокоманд, вбранй з пам`ят мкропрограм.

Б

С К180ВУ4 керу

ться кодом мкрокоманди, що пода

ться на входи

0-

3, а також сигналами на входах СС (дозвл переходу) та ССЕ (дозвл аналзу сигналу на СС). Крм адреси на вихднй шин, Б

С формру

три керуючих сигнали (VE, PE, PE), за допомогою яких здйсню

ться пдключення до вхдно

4.3.Блок обробки запитв переривань

Блок обробки запитв переривань (БОЗП) призначений для фксування запитв на переривання, формування адреси початку мкропрограми обслуговування запиту на переривання, що ма

найвищий проритет серед сх що прийшли, також для вироблення сигналу запиту на обслуговування переривання, що разом з адресою надходить на БМУ. БОЗП мстить у соб:

     Б

С згодження Б

С К180ВН1 з К180ВР3;

     всм Б

С проритетного переривання К180ВН1;

Б

С К180ВН1 явля

собою 8-розрядну мкропрограмувальну схему проритетного векторного переривання призначена для обробки запитв на переривання, що надходять по 8 вхдних шинах вд рзних пристро

Б

С К180ВР3 явля

собою керований проритетний шифратор 8х3 призначена для спльно

4.4. БЛОК ВНУТР

ШНОп СИНХРОН

ЗАЦ

п

Блок внутршньо

4.5 Блок основно

Згдно завданню ОП составля

256 Кбайт пам`ят ОЗП. Одне слово займа

64 бт. В кожний момент часу може бути звертання тльки до одн㺿 ячейки пам`яти. У схем використовуються статичн ОЗП К54РУ2.

Використан в робот мкросхеми ОЗП мають

мнсть 4 Кбт з органзацúю 1*Кбт, тому наш модуль ОЗП буде органзований у 32 банки по 16 мкросхеми в одному. Один банк ма

мнсть 4*16=6Кбт=Кбайт з розряднстю слова 64 бт.

Для адресацÿ банкв розроблена схема дешифрацÿ старших розрядв адреси. Цей дешифратор побудований на п`яти дешифраторах (типу 3 в 8), включених у каскадному включенн. Це дозволя

адресувати 32 банки, використовуючи старш 5 адресн розряди А10-А14. З виходв дешифраторв сигнали виборки поступають на входи CS мкросхем ОЗП.

Пам`ять ма

двунаправлену шину даних, тому для правильного керування буферними регистрами розроблена схема на елементах АБО та Н

, яка керу

входами дозвлу роботи регистрв. Регистр читання вдкрива

ться тльки коли активн сигнали CS та RD, регистр запису - коли активн CS та WR.


5. Розробка мкропрограми

Пд створенням мкропрограми ма

ться в виду запис прошивки ПЗП мкропрограм, тобто запрограмувати значення сх бтв при виконанн кожно

Розряди мкрокоманди керують работой сх злв мкропроцесорного приладу: керування блоком обробки даних, блоком виконання команд, приладом приоритетного переривання, трактом даних та сма остальними приладами.

Мкропрограми розрзняються по длин в залежност вд типу команди: для команд типу регистр-регистр достатньо чотирьох тактв, але для команд типу регистр-пам`ять необхдно вже не менше семи мкрокоманд, тому що треба додатково обчислювати адреси операнду та загрузка його з пам`ят.

При виконуванн команд загальними у всх

мкрокоманди, як реалзують слдуюч функцÿ: формування адреси команди, вибрка команди, декодування команди. Подальш шаги мкропрограм залежать вд конкретно

5.1 Команда HER

Ця команда викону

арфметичний здвиг влво з нормалзацúй. Вона ма

формат регистр-пам`ять та зпису

ться так:

HER аb1, r2, d1

де r2 - адреса ОЗП, де зберга

ться здвига

ме число й куди буде записан результат операцÿ;

b1 - адреса ЗП, в якому зберга

ться базове значення клькост здвига

мих розрядв;

d1 - кльксть розрядв, на яку буде здвигатись число r1.

Сумарна кльксть здвигв визнача

ться пдсумовуванням змсту ОЗП b1 значення d1.


5.2 Команда SE

Команда SE - вднмання з нормалзацúй.

Формат команди:

SE r1, s2

лгортм виконування: по команд SE другий операнд, який знаходится у пам`ят за адресою s2 (адреса повинна знаходитисьна границ слова), вднма

ться з першого операнду, й нормалзована разность розмща

ться на мест першого операнду в регистр r1.

Блок-схема виконання команди:

Нормализаця

Формування адреси команди

Вибрка

команди

Декодування

Вибрка змщення

Формування адреси операнду

Выбрка операнду

Виконання команди

К

НЕЦЬ


6. РОЗРАХУНКОВА ЧАСТИНА

Для спроектовано

Розраху

мо приблизну споживану потужнсть мкро-ЕОМ. Для цього просуму

мо потужност всх пристро

Прилад

МС

потужнсть, Вт

Кол-во, шт.

Сум. потужнсть для приладв,Вт

Сум. потужнсть для ЕОМ, Вт

БОД

К180ВС2 К180ВР1 К180ВР2

1,75

0,57

1,6

16

5

1

32,45

319,07

БОП

К180ВН1 К180ВРЗ К153ИД7

К55РТ6

1,525

0,12

0,005

0,95

8

1

1

2

13,325

ОЗП

К54РУ2 К180ИР2 КИД7

0,5

0,19

0,005

512

18

5

259,445

БС

К180ГГ1

0,48

1

0,48

БМУ

К180ВУ4 К180ИР2 К55РТ6 ККП6 КЛП6

1,72

0,19

0,95

0,005

0,005

1

11

9

1

1

12,37

Виберемо тактову частоту. Максимальн значення часу затримки поширення сигналв будуть для модуля БОД и ОЗП.

Тзд.р.Бод= Тзд.р.вс2+ 2 * Тзд.р. bp1 + Тзд.р. вр2 = (120 + 2 * 15 + 60) * 10-9 = 210 нс.

Тзд.р. озу=Тзд.р. ид7 + Тзд.р. ир2 + Тзд.р. РУ2 =(20 + 45 + 140) * 10-9 = 205 нс.

Тзд.р. max = mах(Тзд.р. озу, Тзд.р. Бод) == 210 нс. Максимальна тактова частота з рахуванням додаткових затримок :

F = |1 / Тзд.р. mах| = 1 / (210 * 10-9) | = 4 Гц. Тод перод проходження тактових мпульсв складе :

Т=1/F=1/(4* 106) =250 нс.

Знайдемо время виконання команд. Тому що команда SE викону

ться 16+1 циклв, то час ее виконання складе :

tDD = Т * 16 = 4 мкс.

Команда HER викону

ться за 1+1+16+1=19циклв. Таким чином, час виконання команди HER склада

:

ТhER=Т* 19 =4,75 мкс


7. ВИСНОВОК

У ход виконання курсово

*                    Завищена розряднсть пристрою(64-х розрядна шина даних, це занадто багато 4-х розрядних секцйних Б

С).

*                    Великий обсяг основно

*                    Висока споживана потужнсть ( близько 60 А, при напруз питання 5 В виходить 350 Вт )

*                    Не згодження параметрв за коефцúнтом розгалуження ( до одного виходу навантажу

ться пд несколько сотень входв).

У такий спосб такая ЕОМ фзично не може функцонувати..


Додаток 1

Структурна схема

ШУ

БОД

Схема збереження й видач признакв

Операцйне стройство

Рг. D

Рг. А

ША

ШД

Блок переривань

Пам`ять початкових адрес

обробникв переривань

Рг КОП

Пам`ять початкових адрес

Схема правлння адресами мкрокоманд

ПЗП мкрокоманд

Рг. мкрокоманд

Схема формування адреси ОЗП

ОЗП

Додаток 2

Мкропрограма для команди HER

 

K1804BC2

K1804BУ4

K1804BP2

K1804

BH1

RAM

MI[8..5]

MI[4..1]

MI0

EA

OEY

IEN

OEB

MI[3..0]

RLD

I[12..6]

MI

[3..0]

EI

CS

WR

/

RD

 



x

1

1

1

1

0

1


1101

x

0

1

 



x

1

1

1

1

0

1


1101

x

1

x

 



x

1

1

1

1

0

1


1101

x

0

1

 

0100

0011

0

1

0

0

0

0

1

00

1101

x

1

x

 



x

1

1

1

1

0100

0


1101

x

0

1

 

1

0100

x

x

0

0

0

1

1

001

1101

x

1

x

 



x

1

1

1

1

0

1


1101

x

1

x

 



x

1

1

1

1

0

1


1101

x

1

x

 



x

x

x

x

x

0010

1


1101

x

1

x

 


Мкропрограма для команди SE

K1804BC2

K1804BУ4

K1804BP2

K1804BH1

RAM

IEN[16-1]

MI[8..5]

MI[4..1]

MI0

EA

OEY

IEN

OEB

MI[3..0]

RLD

I[12..0]

MI

[3..0]

EI

CS

WR

/

RD


0100

1

0

1

0

0

0

0

1

01001011

1101

0

0

1




x

1

1

1

1

1011

1

00001010

1101

0

1

x


0011


0

0

0

1

0

0

1

01001010

1101

0

1

x



0100

0

0

0

1

0

0

1

00001011

1101

0

1

x




x

0

0

1

0

0010

1


1101

0

1

x


Додаток 3. БОД

Додаток 4. БПП

Додаток 5. БМУ

Додаток 6. ОЗП

Додаток 7. БВС

        ОЗП - оперативний запам'ятовуючий пристрй;

        ЕОМ - електронна обчислювальна машина;

        ПЗП - постйний запам'ятовуючий пристрй;

        П - процесор;

        МС - мкросхема;

        ЗП - зовншнй пристрй;

        МП - мкропрограма;

        МПУ - мкропрограмний пристрй управлння;

        БПП - блок переривань;

        xx - р - xx- розрядний;

        ПУ - пристрй правлння;

        БОД - блок обробки даних

        СЗВО -а схема збереження видач ознак

        ОП -а операцйний пристрй

        ППА - перетворювач початково

        ПА - перетворювач адреси

        СУАМ - схема правлння адр. мкрокоманд

        ПЗП МК -а ПЗП мкрокоманд

        Су ОЗП -а схема правлння адресою ОЗП


Лтература

1.     Балашов Е. П., Пузанков Д. В. Микропроцессоры и микропроцессорные системы : учеб. пособие для вузов

2.     Комплект БИС К1804 в процессорах и контроллерах /В. М. Мещеряков, И. Е. Лобов, С. С. Глебов и др.; Под ред. В. Б. Смолова. - М.: Радио и связь, 1990.

3.     Хвощ С. Т. И др. Микропроцессоры и микро-ЭВМ в системах автоматического правления : Справочник

4.     Применение интегральных микросхем памяти : Справочника а/А. А. Дерюгин, В. В. Цыркин, В. Е. Красовский и др.;

5. О.Н. Лебедев Микросхемы памяти и их применение. Радио и связь, МРБ, выпуск 1152.